FPGA技術を頼りにCPUコアを論理合成。
内部だけで6500LE
まだまだいけるじゃん
使う予定のFPGAは18000LE。さーて他に何をいれようか、、、
どうせのことだから乗算器、除算器、カスタムSIMD命令といこうか。
しかーし、問題はM4Kメモリブロック
FPGAは29Kぐらいに対して論理合成したヤツは20K。ちょっと足りないかも
他にもいろいろ作ったんですがやはりメモリブロックが不足しがちです。
ちなみに、おふざけで作った
NiosII/f
キャッシュ64Kbyte
DSP乗算器、除算器
をクワッドコアにすると20000LEだった。(メモリブロック数は数える気にもなれないww)
今日分かったことは
NiosというIPはそこまでLEを占領するヤツではない。
むしろJTAGやシリアルのIPが小さいくせにかなり占領する。
ペリフェラルの量に気を付けなくては、、、